硬件描述语言

硬件描述语言（英文： Hardware Description Language ，简称： HDL ）是电子系统硬件行为描述、结构描述、数据流描述的语言。利用这种语言，数字电路系统的设计可以从顶层到底层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（ EDA ）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路 ASIC 或现场可编程门阵列FPGA 自动布局布线工具，把网表转换为要实现的具体电路布线结构。

这种高层次 (high-level-design) 的方法已被广泛采用。据统计，目前在美国硅谷约有 90% 以上的 ASIC 和 FPGA 采用硬件描述语言进行设计。

硬件描述语言 HDL 的发展至今已有 20 多年的历史，并成功地应用于设计的各个阶段：建模、仿真、验证和综合等。到 20 世纪 80 年代，已出现了上百种硬件描述语言，对设计自动化曾起到了极大的促进和推动作用。但是，这些语言一般各自面向特定的设计领域和层次，而且众多的语言使用户无所适从。因此，急需一种面向设计的多领域、多层次并得到普遍认同的标准硬件描述语言。 20 世纪 80 年代后期， VHDL 和 Verilog HDL 语言适应了这种趋势的要求，先后成为 IEEE 标准。

随着系统级 FPGA 以及系统芯片的出现，软硬件协调设计和系统设计变得越来越重要。传统意义上的硬件设计越来越倾向于与系统设计和软件设计结合。硬件描述语言为适应新的情况，迅速发展，出现了很多新的硬件描述语言，像 Superlog 、 SystemC 、 Cynlib 等等。